

实验报告

实验名称：实验十六 8421 码检测电路的设计

实验时间：2023 年 6 月 14 日星期三

实验地点：

实验人员：

一． 实验目的

1. 了解 8421 码检测电路的工作原理。
2. 掌握利用有限状态机实现同步时序电路的设计方法。

二． 实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS73, 74LS74, 74LS00, 74LS20, 74LS197 等。

三． 实验原理

1. 序列检测电路：序列检测电路是用于检测指定二进制码组成的脉冲序列信号的同步时序逻辑电路。序列检测电路连续接收一串二进制码后，如果这组序列码与检测电路预置序列码不一致的话，则输出脉冲或声音信号。8421 码检测电路用于检测串行的 8421 码传输过程中是否发生错误，要求 8421 码传送过程中从低位到高位串行传送，如果在传送过程中出现非法数码，则检测电路发出一个正脉冲信号。

以 8421 码串行输入检测电路为例来说明序列检测电路的通用设计步

骤：

- 1) 列出原始状态转换图：设电路输出为 F ，输入为非法码时 $F=1$ ，否则 $F=0$ 。当电路接收第一个码元后，根据输入是 0 还是 1，将分别转到两个不同的新状态 S_1 和 S_2 ，从 S_1 和 S_2 出发，接受到第二个码元后，同理转到两个不同的新状态，以此类推。在接受到第四个码元后，根据所接收的代码判断是否是非法码而确定其输出是 1，并且电路回到初始状态 S_0 ，准备接受新的码组。
- 2) 列出原始状态表，并化简状态表。

根据原始状态图，列出原始状态表，如图所示：

$S^{n+1} \backslash x$ S	0	1
S_0	$S_1/0$	$S_2/0$
S_1	$S_3/0$	$S_4/0$
S_2	$S_5/0$	$S_6/0$
S_3	$S_7/0$	$S_8/0$
S_4	$S_9/0$	$S_{10}/0$
S_5	$S_{11}/0$	$S_{12}/0$
S_6	$S_{13}/0$	$S_{14}/0$
S_7	$S_0/0$	$S_0/0$
S_8	$S_0/0$	$S_0/1$
S_9	$S_0/0$	$S_0/1$
S_{10}	$S_0/0$	$S_0/1$
S_{11}	$S_0/0$	$S_0/0$
S_{12}	$S_0/0$	$S_0/1$
S_{13}	$S_0/0$	$S_0/1$
S_{14}	$S_0/0$	$S_0/1$

$S_0 \rightarrow S_1$ ，输出为 0；以此类推。

找出原始状态表中输入相同时输出相同且次态也想通的状态，化简原始状态表，结果如图：

$S^{n+1} \backslash S$	0	1
S0	S1/0	S1/0
S1	S3/0	S4/0
S3	S7/0	S8/0
S4	S8/0	S8/0
S7	S0/0	S0/0
S8	S0/0	S0/1

确定电路有效状态数目和所需 JK 触发器的数目。

3) 状态分配和编码：令 $S0=A$, $S1=B$, $S3=C$, $S4=D$, $S7=E$, $S8=F$, 进行状态分配, $A=000$, $B=010$, $C=011$, $D=001$, $E=101$, $F=100$ 。状态分配方案不唯一。

4) 列出 $Q3Q2Q1$ 的次态卡诺图。

5) 化简次态卡诺图, 得到 $Q1_{n+1}$, $Q2_{n+1}$, $Q3_{n+1}$, F 的表达式。

6) 得到 JK 触发器的驱动方程。

7) 连接电路。

2. Mealy 型时序逻辑电路的冒险现象。

Mealy 型时序逻辑电路的输出随输入信号的变化而实时改变, 一方面使得电路输出的响应速度加快, 另一方面也使得电路的输出可能出现冒险现象。

以 mealy 型 8421 码序列检测电路为例, 出现的序列数据 X 稳定后, 才允许时钟有效沿的出现, 且时钟有效沿期间不允许数据变化。


当输入 X 为 0111 时, 8421 码序列检测电路具体工作状态如下:

- 1) 输入 $X=1$, 第一个有效沿到达后, 电路由 A 变成 B , $F=0$
- 2) 输入 $X=1$, 第二个有效沿到达, 变成 D 态, $F=0$
- 3) 输入 $X=1$, 第三个有效沿到达, 变成 F 态, 此时 $X=1$ 还没有变化,

则此时 $F=1$

4) 输入 $X=0$ ，第四个有效沿到达，电路回到 A 态， $F=0$ 。

8421 码检测电路只有在第四个时钟有效沿到达时才能保证 F 输出正确，为了消除 mealy 型时序逻辑电路的这种冒险现象，通常采用 D 触发器将电路的输出锁存后再输出，如图所示。



D 触发器是上升沿触发，故 $F=1$ 的一小段输出不会影响 F' 的输出，当输入最后一个 $X=0$ 。第四个时钟上升沿到达后， $F'=0$ 输出正确的 8421 码检测结果。

四．方法与步骤

参考实验原理步骤采用 J-K 触发器搭建 8421 码序列同步检测电路，要求采用不同于实验原理的其他状态分配方法完成电路的设计。

1. 静态测试：

- 1) 根据实验原理部分的解说，列出原始状态转换图，列出原始状态表并化简。
- 2) 状态分配和编码

S_3	$S_7/0$	$S_8/0$
S_4	$S_8/0$	$S_9/0$
S_7	$S_0/0$	$S_0/0$
S_8	$S_0/0$	$S_0/1$

$S_0 = A, S_1 = B, S_2 = C, S_4 = D, S_7 = E, S_8 = F$

$Q_2 \backslash Q_1 Q_0$	00	01	11	10
0	A	B	C	D
1	E	F	X	X

3) 列出 $Q_3Q_2Q_1$ 的次态卡诺图。

4) 化简次态卡诺图，得到 $Q_1^{n+1}, Q_2^{n+1}, Q_3^{n+1}, F$ 的表达式。

$Q_3 \backslash Q_2 Q_1 Q_0$	000	001	011	101
00	001/0	011/0	100/0	101/0
01	000/0	000/0	X/X/X	X/X/X
11	000/0	000/1	X/X/X	X/X/X
10	001/0	010/0	101/0	101/0

$Q_3 \backslash Q_2 Q_1 Q_0$	000	001	011	101
00	0	0	1	1
01	0	0	X	X
11	0	0	X	X
10	0	0	1	1

$Q_0^{n+1} = \bar{Q}_2 \bar{Q}_1 Q_0$

$Q_3 \backslash Q_2 Q_1 Q_0$	000	001	011	101
00	0	1	0	0
01	0	0	X	X
11	0	0	X	X
10	0	1	0	0

$Q_2^{n+1} = \bar{Q}_3 \bar{Q}_2 \bar{Q}_1$

$XQ_2 \backslash Q_1Q_0$	00	01	11	10
00	1	1	0	1
01	0	0	X	X
11	0	0	X	X
10	1	0	1	1

$$Q_1^{n+1} = Q_2^n \bar{Q}_1^n + \bar{X} \bar{Q}_2^n \bar{Q}_1^n Q_0^n + X \bar{Q}_2^n Q_1^n Q_0^n$$

$XQ_2 \backslash Q_1Q_0$	00	01	11	10
00	0	0	0	0
01	0	0	X	X
11	0	1	X	X
10	0	0	0	0

$$F = XQ_2Q_0^n$$

5) 得到 JK 触发器的驱动方程。

	0	1	X	X
11	0	1	X	X
10	0	0	0	0

$$F = XQ_2Q_0^n$$

$$J_1 = \bar{Q}_2^n$$

$$K_1 = (\bar{X}\bar{Q}_2Q_0^n + X\bar{Q}_2Q_0^n) = \bar{X}\bar{Q}_2Q_0^n + X\bar{Q}_2Q_0^n$$

$$J_2 = \bar{Q}_2^n Q_0^n$$

$$K_2 = 1$$

$$J_3 = Q_2^n$$


$$K_3 = 1$$

$$F = XQ_2Q_0^n$$

6) 连接电路：输入 X 接到逻辑电平开关 K1，CLK 接到正脉冲，

F 连接到 D 触发器的输入，将 D 触发器的输出作为最终输出

F'，电路连接如图。







2. 动态测试

- 1) 将 74LS197 接成十六进制计数器 (CP0 作为计数脉冲, Q0 接 CP1), J-K 触发器的时钟和 74LS197 的时钟 CP0 均接实验箱上的 10KHz 连续脉冲, 并将 74LS197 的输出 Q2 接入 8421 码序列检测电路的输入数据端 X。
- 2) 使用示波器数字通道观察并记录 10KHz 连续脉冲 CP、74LS197 的输出 Q2 和 8421 码序列检测电路的输出 F' 波形。

五 . 结果与验证



1. 静态测试:







输入非法码：1010

结果：F=1 正确






输入合法码：0111

结果：F=0 正确

2. 动态测试：



波形如图所示，从上到下为 CP，Q2，F'

从 Q2 上升沿看起，输入 1010 到 1111 之间，F'输出 1，波形正确

六． 分析与讨论

1. 写出完整的设计过程，要求画出电路的状态图和状态表，画出完整的实验电路原理图，观察记录并分析电路的静态测试和动态测试结果：
在第四部分中已经完成
2. 结合实验结果（同时观测 F 和 F'的时序波形）讨论 D 触发器锁存输出对 Mealy 型 8421 码序列检测电路的改进效果。



同时有 F 和 F' 的波形如图所示（红色为 F ）

可见，D 触发器可以让 F 在时钟上升沿到来时，即 X 的输入稳定时再改变状态，从而显示正确的结果。